積體電路製造之解析度增强程序模型化技術 MODELING RESOLUTION ENHANCEMENT PROCESSES IN INTEGRATED CIRCUIT FABRICATION
申請人· 清晰形狀科技股份有限公司 CLEAR SHAPE TECHNOLOGIES, INC. 美國


專利信息

專利名稱 積體電路製造之解析度增强程序模型化技術
公告號 200540958
公告日
證書號
申請號 2005/04/04
國際專利分類號
公報卷期 03-24
發明人 蔡齊銘 TSAI, CHI-MING;曼萊徹 MAN, LAI-CHEE;王耀庭 WANG, YAO-TING;張方城 CHANG, FANG-CHENG
申請人 清晰形狀科技股份有限公司 CLEAR SHAPE TECHNOLOGIES, INC. 美國
代理人 惲軼群;陳文郎
優先權 美國 60/559,267 20040402 美國 60/653,245 20050214
參考文獻
審查人員

專利摘要

積體電路製造之解析度增强程序模型化技術簡圖

本發明說明一種晶圓影像模型化與預測系統(「WIMAPS」),其包括可產生及/或應用解析度增強技術(「RET」)之模型與印刷程序之模型於積體電路(「IC」)製造上之系統及方法。WIMAPS提供由設計者用於預測RET與晶圓印刷程序之有效方法,因而讓設計者可在應用RET與晶圓印刷程序至電路設計前,過濾預測印刷後之晶圓側繪圖。


專利範圍

1.一種方法,該方法包含下列步驟:接收一種表示至少一電路之電路設計;使用解析度增強技術(RET)模型,來產生該電路設計之經估計之晶圓影像;以及使用該經估計之晶圓影像,來產生與該電路設計相對應之經預測之晶圓側繪圖,其中係於應用RET程序與印刷程序中之至少一者至該電路設計前,產生該晶圓側繪圖。
2.如申請專利範圍第1項之方法,其進一步包含使用該經估計之晶圓側繪圖與該經預測之晶圓影像中之至少一者,來識別該電路設計之錯誤。
3.如申請專利範圍第2項之方法,其中該經識別之錯誤包括與掐取/橋接、臨界維度、接點/通孔包圍體、閘端帽回折參數、以及符合設計規則中之至少一者相關聯之偏差。
4.如申請專利範圍第2項之方法,其進一步包含:修復電路設計中經識別之錯誤;以及提供修改後之電路設計。
5.如申請專利範圍第4項之方法,其中該修復其進一步包含使用至少一修復指南,產生與該經識別之錯誤相對應之候選者修復。
6.如申請專利範圍第5項之方法,其中該修復其進一步包含判定至少一節段鄰近電路對經識別之錯誤之影響,其中該鄰近電路係與電路設計中之經識別之錯誤相鄰。
7.如申請專利範圍第5項之方法,其進一步包含對該候選者修復指定一個分數,其中該分數指示一相對應之候選者修復的接受程度。
8.如申請專利範圍第7項之方法,其進一步包含:判定分數何時係低於一預先規定之臨限值;以及當分數係低於一預先規定之臨限值時,產生與該經識別之錯誤相對應之至少一個額外候選者修復。
9.如申請專利範圍第4項之方法,其進一步包含傳輸該經修復之電路設計給至少一積體電路製程。
10.如申請專利範圍第4項之方法,其進一步包含:使用解析度增強技術(RET)模型,來產生被修改後的電路設計之經估計之晶圓影像;使用該經估計之晶圓側繪圖與該經預測之晶圓影像中之至少一者,來識別在修改後電路設計之錯誤;修復電路設計中經識別之錯誤;以及提供另一項經修改後之電路設計。
11.如申請專利範圍第2項之方法,其進一步包含輸出識別錯誤之資訊給使用者,其中輸出之識別錯誤之資訊包含純文字檔與層級檔之標記中之至少一者。
12.如申請專利範圍第1項之方法,其中該RET模型是自呈現RET程序與印刷程序中之至少一者之一最佳化問題而導出,其中該RET程序隨後係於包括該電路之半導體晶片之製造期間的電路設計上執行。
13.如申請專利範圍第12項之方法,其中該最佳化是一凸面最佳化。
14.如申請專利範圍第12項之方法,其中該最佳化呈現RET程序與印刷程序中之至少一者之至少一次反轉。
15.如申請專利範圍第1項之方法,其中產生經估計之晶圓側繪圖包括產生應用至矽晶圓之電路設計上至少一因素之至少一預測,其中該等因素包括側繪圖因素、熱點、敏感度、光罩錯誤增強-因素、與規度化影像對數斜率中之至少一者。
16.一種裝置,其包含:接收手段,其係用來接收一電路設計其呈現至少一電路;產生手段,其係用來使用解析度增強技術(RET)模型,來產生一電路設計之經評估的晶圓影像;以及產生手段,其係用來使用該經估計之晶圓影像資訊,來產生與該電路設計相對應之經預測之晶圓側繪圖,其中於應用RET程序與印刷程序中之至少一者至該電路設計前,產生該晶圓側繪圖。
17.如申請專利範圍第16項之裝置,其進一步包含使用該經估計之晶圓側繪圖與該經預測之晶圓影像中之至少一者,來識別該電路設計之錯誤之手段。
18.如申請專利範圍第17項之裝置,其進一步包含修復在電路設計中經辨識之錯誤與提供一經修復的電路設計之手段,其中該修復其進一步包含使用至少一修復指南,迭代地產生與該經識別之錯誤相對應之候選者修復。
19.如申請專利範圍第18項之裝置,其進一步包含:指定手段,其係用來對該候選者修復指定一個分數,其中該分數指示一相對應之候選者修復的接受程度;以及產生手段,其係用來當分數係低於一預先規定之臨限值時,產生與該經識別之錯誤相對應之至少一個額外候選者修復。
20.如申請專利範圍第16項之裝置,其中該RET模型是自呈現RET程序與印刷程序中之至少一者之一最佳化問題所導出,其中該RET程序隨後係於包括該電路之半導體晶片之製造期間的電路設計上執行。
21.如申請專利範圍第20項之裝置,其中該最佳化呈現RET程序與印刷程序中之至少一者之至少一次反轉。
22.如申請專利範圍第20項之裝置,其中該最佳化是一凸面最佳化。
23.一種包括可執行指令之機器可讀取媒體,該等可執行指令其當藉一處理系統執行時:接收一電路設計其呈現至少一電路;使用解析度增強技術(RET)模型,來產生一電路設計之經評估的晶圓影像;以及使用該經估計之晶圓影像資訊,來產生與該電路設計相對應之經預測之晶圓側繪圖,其中於應用RET程序與印刷程序中之至少一者至該電路設計前,產生該晶圓側繪圖。
24.如申請專利範圍第23項之裝置,其中該處理系統進一步使用該經估計之晶圓側繪圖與該經預測之晶圓影像中之至少一者,來識別該電路設計之錯誤。
25.如申請專利範圍第24項之機器可讀取媒體,其中該處理系統進一步修復在電路設計中經辨識之錯誤,與提供一經修復的電路設計,其中該修復其中該使用至少一修復指南,迭代地產生與該經識別之錯誤相對應之候選者修復。
26.如申請專利範圍第25項之機器可讀取媒體,其中該處理系統進一步:對該候選者修復指定一個分數,其中該分數指示一相對應之候選者修復的接受程度;以及當分數係低於一預先規定之臨限值時,產生與該經識別之錯誤相對應之至少一個額外候選者修復。
27.如申請專利範圍第23項之機器可讀取媒體,其中該RET模型是自呈現RET程序與印刷程序中之至少一者之一最佳化問題所導出,其中該RET程序隨後係於包括該電路之半導體晶片之製造期間的電路設計上執行。
28.如申請專利範圍第27項之機器可讀取媒體,其中該最佳化呈現RET程序與印刷程序中之至少一者之至少一次反轉。
29.如申請專利範圍第27項之機器可讀取媒體,其中該最佳化是一凸面最佳化。


類似專利

公告號 專利名稱 申請人
I375979 積體電路製造之解析度增強程序模型化技術 卡登斯設計系統股份有限公司 CADENCE DESIGN SYSTEMS, INC. 美國 US
166851 含少量氧化鉛及氧化鐵的反玻化玻璃料,含此玻璃料之用於多層積體電路製造之介電性組成物,及以該組成物製成 奇異電器公司 美國
200519667 積體電路製造之生產率極大化 亞提森元件公司 ARTISAN COMPONENTS, INC. 美國
200534362 用於積體電路製造之多層覆蓋量測及修正技術 高級微裝置公司 ADVANCED MICRO DEVICES, INC. 美國
200802716 供積體電路製造之裝置與方法(二) 惠普公司 HEWLETT-PACKARD COMPANY 美國
201250854 用於積體電路製造之具有減少圖案密度效應的超快速雷射退火 精微超科技公司 ULTRATECH, INC. 美國 US
201406637 積體電路製造之初製晶圓方法及系統 格羅方德半導體公司 GLOBALFOUNDRIES US INC. 美國 US
272305 次微米通路平面化以及半導體積體電路製造之方法 物質研究公司 美國
344845 積體電路製造之動態派工方法 台灣積體電路製造股份有限公司 新竹科學工業園區園區三路一二一號
466615 用於積體電路製造之閘極結構 朗訊科技公司 美國
495644 用以校正用於半導體積體電路製造之光罩圖案之方法 松下電器產業股份有限公司 日本
504744 積體電路製造之推拉雙向式派工方法 華邦電子股份有限公司 新竹科學工業園區新竹巿研新三路四號
510009 積體電路製造之機台監控方法與系統 華邦電子股份有限公司 新竹科學工業園區新竹巿研新三路四號
I265439 積體電路製造之生產率極大化 亞提森元件公司 ARTISAN COMPONENTS, INC. 美國
I324813 供積體電路製造之裝置與方法(二) 惠普公司 HEWLETT-PACKARD COMPANY 美國 US
I375251 用於積體電路製造之多層覆蓋量測及修正技術 格羅方德半導體公司 GLOBALFOUNDRIES US INC. 美國 US
I497600 用於積體電路製造之具有減少圖案密度效應的超快速雷射退火 精微超科技公司 ULTRATECH, INC. 美國 US
I506584 積體電路製造之初製晶圓方法及系統 格羅方德半導體公司 GLOBALFOUNDRIES US INC. 美國 US
200525622 於積體電路製造中之監視電解拋光製程 ACM研究股份有限公司 ACM RESEARCH, INC. 美國

專利資訊及圖示來源: 中華民國專利資訊檢索系統