短通道效應



  • 在電晶體器件中利用反向短通道效應之裝置與方法

    公告號:I460858 - 指紋識別科技公司 FINGERPRINT CARDS AB 瑞典 SE

    1.一種電晶體電路,其包含:並聯第一與第二電晶體,其具有實質上相同臨限電壓曲線,該等臨限電壓係與電晶體通道長度成一函數關係;該第一電晶體,其係經組態具有一與該臨限電壓曲線中之一起因於反向短通道效應之臨限電壓峰值相匹配的第一電晶體通道長度;及該第二電晶體,其係經組態具有一大於該第一通道長度之第二電晶體

  • 製作金氧半導體電晶體的方法與改善短通道效應及汲極引發能帶降低效應的金氧半導體電晶體結構

    公告號:I451499 - 聯華電子股份有限公司 UNITED MICROELECTRONICS CORP. 新竹市新竹科學工業園區力行二路3號 TW

    1.一種金氧半電晶體之製程,包含:提供一基底包含一第一型井和一第二型井;形成一第一閘極於該第一型井以及一第二閘極於該第二型井上;形成一第三側壁子於該第一閘極上;分別形成一磊晶層於該第一閘極之兩側的該基底中;形成一第四側壁子於該第二閘極上;分別形成一矽覆蓋層於該等磊晶層之表面和該第四側壁子之兩側的該基

  • 用於減少短通道效應之凹陷通道快閃架構

    公告號:I359461 - 史班遜有限公司 SPANSION LLC 美國 US

    1.一種記憶體單元,包括:半導體基板(58),具有至少有一個溝槽(59)形成在該半導體基板(58)之表面內;第一傳導型式半導體之凹陷的通道區域(52),形成在該半導體基板內每個溝槽之底部處;第二傳導型式半導體之源極區域(54)及汲極區域(56)兩者,形成在該半導體基板內每個溝槽之相對端上該源極區域及

  • 減少記憶體單元及相關結構之短通道效應的方法

    公告號:I339437 - 高級微裝置公司 ADVANCED MICRO DEVICES, INC. 美國 US; 富士通股份有限公司 FUJITSU LTD. 日本 JP

    1.一種用於製造浮動閘極記憶體陣列之方法,該方法包括下列步驟:從位於基體(258,358)之隔離區(110)中移除介電材料,以暴露溝渠(128,228)(404),該溝渠係位於第一源極區(116,216,316)以及第二源極區(118,218)之間,且該溝渠(128,228)係界定該基體(258,3

  • 藉由使用傾斜摻雜物佈植至凹陷的源極/汲極區域之逆向井設計以改進MOS裝置的短通道效應

    公告號:I277157 - 英特爾股份有限公司 INTEL CORPORATION 美國

    1.一種在一MOS裝置的一基板中提供一環形佈植區域之方法,該基板具有位於其上的一閘電極並界定源極/汲極區域,該方法包含: 在該基板中並在該源極/汲極區域上界定底切凹槽,而該底切凹槽延伸在該閘電極下方; 在該凹槽之間的閘電極下方產生一環形佈植區域;以及 產生該環形佈植區域之後,在該底切凹槽中提供升高的

  • 降低SOI電路中NMOS元件短通道效應的方法

    公告號:I253124 - 台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. 新竹市新竹科學工業園區力行六路8號

    1.一種在N型通道金屬氧化物半導體(NMOS)元件中減少硼偏析(segregation)的方法,該方法係利用在底絕緣層上方形成一經摻雜的絕緣區域,該方法至少包含下列步驟: 形成一半導體層於絕緣層上,該絕緣層位於一半導體底材上; 形成硬式遮罩層於該半導體層上; 在該硬式遮罩層以及該半導體層中定義開口,

  • 控制非常短通道金氧半導體場效電晶體的短通道效應之結構及方法

    公告號:I234849 - 萬國商業機器公司 INTERNATIONAL BUSINESS MACHINES CORPORATION 美國

    1.一種半導體裝置,包括 (a)一形成於一基板上之閘極; (b)一在該閘極下方之補償注入物; (C)一日暈注入物,環繞該補償注入物,以防止電場貫穿;及 (d)形成於該日暈注入物相反側之源極與汲極。 2.如申請專利範圍第1項之半導體裝置,其中該半導體裝置之通道長度係約0.05微米。 3.如申請專利範圍

  • 半導體元件及電晶體之短通道效應最小化的方法

    公告號:586235 - 旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD. 新竹市新竹科學園區力行路十六號

    1.一種半導體元件,包括: 一基底,其具有一源極區、一汲極區及一淺溝渠隔離結構,其中該淺溝渠隔離結構係位於該源極區及該汲極區之間,且與該源極區及該汲極區相鄰接,並且電性隔離該源極區及該汲極區; 一導體層,配置於該基底之上,該導體層係與該源極區、該淺溝渠隔離結構及該汲極區局部重疊; 一閘氧化層,配置於

  • 利用雙隔離層而可避免短通道效應之積體電路CMOS電晶體製作方法

    公告號:561530 - 旺宏電子股份有限公司 新竹市新竹科學園區力行路十六號

    1.一種利用雙隔離層而可避免短通道效應之積體電路CMOS電晶體製作方法,其步驟包含有: a)在該積體電路元件之基底上形成一閘極構造; b)在該閘極構造之側壁上形成一第一隔離層; c)利用將雜質植入該電晶體之源極/汲極區內而為該電晶體形成淡摻雓源極/汲極區; d)為該閘極構造形成一第二側壁隔離層,其中

  • 抑制半導體元件之短通道效應的方法

    公告號:527668 - 旺宏電子股份有限公司 新竹科學工業園區力行路十六號

    1.一種抑制半導體元件之短通道效應的方法,包括下列步驟: 在一基底上形成一閘極結構; 在該閘極結構兩側之該基底中形成一源極/汲極延伸區與一源極/汲極區; 進行一口袋型離子植入步驟,以在該源極/汲極延伸區之底下形成一口袋型摻雜區;以及 進行一快速熱製程,以使該源極/汲極延伸區、該源極/汲極區與該口袋型

  • 反向短通道效應的降低

    公告號:521355 - 萬國商業機器公司 美國

    1.一種用於製造一半導體裝置的改良製程,該半導體裝置具有閘極形成於其中,及擴散區域形成於一半導體基材上,該製程至少包含: 全面佈植一中性摻雜物於半導體基材內,以一足以佈植該中性摻雜物至深於擴散區深度的深度進行。 2.如申請專利範圍第1項所述之製程,其中上述之中性摻雜物為鍺及該佈植步驟包含於擴散區形成

  • 抑制短通道效應之深次微米場效應電晶體之製造方法

    公告號:493248 - 聯華電子股份有限公司 新竹科學工業園區新竹市力行二路三號

    1.一種抑制短通道效應之深次微米場效應電晶體的製造方法,該方法至少包括: 提供一具有第一導電性摻質之半導體基底; 形成一閘氧化層於該基底上; 形成一具有第二導電性摻質之多晶矽層於該閘氧化層上; 圖案蝕刻該多晶矽層與該閘氧化層,以形成一閘極於該基底上; 形成一具有該第二導電性摻質之輕摻雜源極/汲極擴散

  • 減低短通道效應之金屬氧化半導體場效電晶體

    公告號:473839 - 台灣積體電路製造股份有限公司 新竹科學工業園區園區三路一二一號

    1.一種減低短通道效應之金屬氧化半導體場效電晶體,至少包括: 一主要控制閘極,該主要控制閘極配置於一氧化層上,且該主要控制閘極與該氧化層配置於一半導體基底上; 至少一延伸控制閘極,該延伸控制閘極係緊鄰著該主要控制閘極的一第一邊,並與該主要控制閘極電性隔離; 一汲極,該汲極配置於該延伸控制閘極旁之該基

  • 改善短通道效應之形成半導體電晶體的方法

    公告號:469542 - 聯華電子股份有限公司 新竹科學工業園區新竹巿力行二路三號

    1.一種形成一半導體電晶體的方法,至少包括; 提供一底材; 於該底材上形成一溝渠; 形成一閘極於該溝渠中; 形成一介電層於該閘極及該底材上; 蝕刻該介電層以形成一開口(opening)於該閘極兩側,該開口貫穿該介電層而至該底材表面; 形成一輕摻雜區域於該開口內之該底材中;及 將一導體層形成於該介電層

  • 一種改善積體電路元件短通道效應的方法

    公告號:440971 - 世界先進積體電路股份有限公司 新竹科學工業園區新竹縣園區三路一二三號

    1.一種改善積體電路元件短通道效應的方法,其步驟係包括: (a)提供一形成有閘極結構(gate structure)及一介電層之半導體基板; (b)於所述介電層中開啓電容器接觸節點(node)窗口; (c)進行一退火(annealing)步驟; (d)沉積一導電層於所述基板上及所述電容器接觸節點窗口