短通道效應



  • 半導體元件及電晶體之短通道效應最小化的方法

    公告號:200304704 - 旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD. 新竹市新竹科學園區力行路十六號

    1.1. 一種半導體元件,包括:一基底,其具有一源極區、一汲極區及一淺溝渠隔離結構,其中該淺溝渠隔離結構係位於該源極區及該汲極區之間,且與該源極區及該汲極區相鄰接,並且電性隔離該源極區及該汲極區;一導體層,配置於該基底之上,該導體層係與該源極區、該淺溝渠隔離結構及該汲極區局部重疊;一閘氧化層,配置於

  • 用以改善短通道效應之逆增式濃度通道摻雜方法

    公告號:200409211 - 高級微裝置公司 ADVANCED MICRO DEVICES, INC. 美國

    1.一種製造記憶體半導體單元(30)的方法,包含:形成第一通道部份(33),以產生第一濃度的摻雜材料,該第一通道部份(33)鄰近一通道區域最靠近且實質平行該記憶體半導體單元之一閘極區域(16)的一邊緣而配置;形成第二通道部份(31),以產生第二濃度的摻雜材料,該第二部份(31)實質平行該第一通道部份

  • 減少記憶體單元及相關結構之短通道效應的方法

    公告號:200503253 - 高級微裝置公司 ADVANCED MICRO DEVICES, INC. 美國 富士通股份有限公司 FUJITSU LTD. 日本

    1.一種製造浮動閘記極憶體陣列之方法,該方法包括下列步驟:從位於基體(258,358)之隔離區(110)中移除介電材料,以暴露溝渠(128,228)(404),該溝渠(128,228)係位於第一源極區(116,216,316)以及第二源極區(118,218)之間,且該溝渠(128,228)係界定該基

  • 減少記憶體及相關構體中短通道效應之方法

    公告號:200502970 - 飛索股份有限公司 FASL LLC 美國

    1.一種於多位元記憶體(400)中促進參考電壓之架構,包括:多位元記憶體核心(401),包括複數個用於儲存資料之資料記憶胞(200);複數個多位元參考記憶胞(182、184)之第一和第二參考陣列(408、410),該第一和第二參考陣列(408、410)係構組於記憶體核心(401)上;以及該第一參考陣

  • 用於減少短通道效應之凹陷通道快閃架構

    公告號:200527546 - 高級微裝置公司 ADVANCED MICRO DEVICES, INC. 美國

    1.一種記憶體單元,包括:半導體基板(58),具有至少有一個溝槽(59)形成在該半導體基板(58)之表面內;第一傳導型式半導體之凹陷的通道區域(52),形成在該半導體基板內之每個溝槽之底部處;第二傳導型式半導體之源極區域(54)及汲極區域(56),形成在該半導體基板內之每個溝槽之相對端上;閘極介電層

  • 降低SOI電路中NMOS元件短通道效應的方法

    公告號:200532814 - 台灣積體電路製造股份有限公司 TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD. 新竹市新竹科學工業園區力行六路8號

    1.一種在N型通道金屬氧化物半導體(NMOS)元件中減少硼偏析(segregation)的方法,該方法係利用在底絕緣層上方形成一經摻雜的絕緣區域,該方法至少包含下列步驟:形成一半導體層於絕緣層上,該絕緣層位於一半導體底材上;形成硬式遮罩層於該半導體層上;在該硬式遮罩層以及該半導體層中定義開口,以裸露

  • 藉由使用傾斜摻雜物佈植至凹陷的源極/汲極區域之逆向井設計以改進MOS裝置的短通道效應

    公告號:200625469 - 英特爾股份有限公司 INTEL CORPORATION 美國

    1.一種在一MOS裝置的一基板中提供一環形佈植區域之方法,該基板具有位於其上的一閘電極並界定源極/汲極區域,該方法包含:在該基板中並在該源極/汲極區域上界定底切凹槽,而該底切凹槽延伸在該閘電極下方;在該凹槽之間的閘電極下方產生一環形佈植區域;以及產生該環形佈植區域之後,在該底切凹槽中提供升高的源極/

  • 具較佳短通道效應控制的MOS電晶體及其製造方法

    公告號:200723407 - 聖微電子(克羅斯2)公司 STMICROELECTRONICS (CROLLES 2) SAS 法國 寇尼克利凱菲利浦電子公司 KONINKLIJKE PHILIPS ELECTRONICS N.V.

    1.一種包括至少一MOS電晶體(T)的積體電路,該MOS電晶體包含一閘極(GR),該閘極的底部係接觸閘極介電質,該底部沿著該等源極區與汲極區間的閘極的長度具有一不均勻的功函數(WF B 、WF A ),其特徵為,該閘極係在接觸該介電層且位於該閘極之底部中央處的一中央區域中包括一第一材料(A),並且在

  • 在電晶體器件中利用反向短通道效應之裝置與方法

    公告號:200807716 - LM艾瑞克生(PUBL)電話公司 TELEFONAKTIEBOLAGET L M ERICSSON (PUBL) 瑞典

    1.一種電晶體電路,其包含:並聯第一與第二電晶體,其具有實質上相同臨限電壓曲線,該等臨限電壓係與電晶體通道長度成一函數關係;該第一電晶體,其係經組態具有一與該臨限電壓曲線中之一起因於反向短通道效應之臨限電壓峰值相匹配的第一電晶體通道長度;及該第二電晶體,其係經組態具有一大於該第一通道長度之第二電晶體

  • 製作金氧半導體電晶體的方法與改善短通道效應及汲極引發能帶降低效應的金氧半導體電晶體結構

    公告號:201103091 - 聯華電子股份有限公司 UNITED MICROELECTRONICS CORP. 新竹市新竹科學工業園區力行二路3號 TW

    1.一種金氧半電晶體之製程,包含:提供一基底包含一第一型井和一第二型井;形成一第一閘極於該第一型井以及一第二閘極於該第二型井上;形成一第三側壁子於該第一閘極上;分別形成一磊晶層於該第一閘極之兩側的該基底中;形成一第四側壁子於該第二閘極上;分別形成一矽覆蓋層於該等磊晶層之表面和該第四側壁子之兩側的該基

  • 具改良之短通道效應之金氧半埸效電晶體及其製造方法

    公告號:268135 - 西門斯股份有限公司 德國

    1. 一種p型金氧半場效電晶體,其特徵為:包含部分以硼 作反摻雜之n@su+閘極以降低門限電壓並改良短通道效應 。 2. 如申請專利範圍第1項之場效電晶體,其中閘極之反摻 雜使用約從1�10@su1@su3cm@su2至約5�10@su1@su6cm@ su2之硼。 3. 如申請專利範圍第2項之場效

  • 降低MOSFET的反短通道效應的方法

    公告號:305062 - 財團法人工業技術研究院 新竹縣竹東鎮中興路四段一九五號

    1.一個製作MOSFET元件的方法,該MOSFET元件包含在半導 體基底上的源/汲極區,以及一個為調整臨界電壓及預防 打通而攙雜雜質的次表面通道,其中上述通道雜質的植入 是在上述MOSFET元件的源/汲極植入及熱退火之後。 2.如申請專利範圍1的方法,其中上述MOSFET元件的主動 細胞元是由一場氧

  • 改善短通道效應之半導體製程方法

    公告號:376554 - 聯華電子股份有限公司 新竹科學工業園區新竹巿力行二路三號

    1.一種改善短通道效應之半導體製程方法,包括下列步驟: a.提供一矽基底,並於該矽基底上形成一閘氧化層及一閘極; b.於該閘極及該矽基底上面,形成一絕緣層; c.以該閘極為罩幕,植入一離子,於該矽基底內部; d.形成一間隙壁,於該閘極兩側;以及 e.以該閘極與該間隙壁為罩幕,植入一離子,於該矽基底內

  • 源極旁側部分地形成防短通道效應摻雜區之MOS電晶體及其製造方法

    公告號:381311 - 台灣積體電路製造股份有限公司 新竹科學工業園區研新一路九號

    1.一種在源極旁側部分地形成防短通道效應摻雜區之MOS 電晶體,包括:一半導體基底,其具有隔離元件,用以區 分出主動區域;一閘極,形成於上述主動區域之半導體基 底上方;一通道區,其位於上述閘極下方之半導體基底內 ,且具有兩通道端部;一汲極,由第1導電型離子摻雜區 構成,其形成於上述通道區的一通道端部

  • 於深次微米CMOS裝置中人工誘發逆向短通道效應之方法

    公告號:389945 - LSI邏輯公司 美國

    1.一種用以製造半導體裝置之方法,包含步驟: 形成垂直一旋轉軸之電晶體結構,具有在一第一導電率型式之半導體基底上的一第二導電率型式之閘極電極、源極與波極區域及一閘極氧化物,該源極與汲極區域係在該基底內由一通道區域所橫向地分隔; 摻雜介於該源極與汲極區域之間的通道區域,該摻雜步驟包括: 以一角度植入第