具有多晶矽層間電荷捕捉結構之浮動閘極記憶體裝置 FLOATING GATE MEMORY DEVICE WITH INTERPOLY CHARGE TRAPPING STRUCTURE
申請人· 旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD. 新竹市新竹科學工業園區力行路16號 TW


專利信息

專利名稱 具有多晶矽層間電荷捕捉結構之浮動閘極記憶體裝置
公告號 I517297
公告日 2016/01/11
證書號 I517297
申請號 2009/04/16
國際專利分類號
公報卷期 43-02
發明人 呂函庭 LUE, HANG TING
申請人 旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD. 新竹市新竹科學工業園區力行路16號 TW
代理人 李貴敏
優先權 美國 61/124,652 20080418 美國 12/409,935 20090324
參考文獻 US5851881; US2004/0108512A1; US2008/0067577A1
審查人員 謝志偉

專利摘要

本發明揭露一種具有非對稱的穿隧阻障結構之電荷捕捉浮動閘極結構記憶胞。此記憶胞包括一源極區域與一汲極區域並由一通道區域所分隔。一第一穿隧阻障結構置於該通道區域上方,一浮動閘極置於該第一穿隧阻障結構及該通道區域之上,一第二穿隧阻障結構於該浮動閘極之上,一電荷捕捉介電層於該第二穿隧阻障結構之上,以及一頂介電結構置於該電荷捕捉介電層之上,一頂導電層置於該頂介電結構之上而作為閘極。當施加偏壓以對該記憶胞進行程式化及抹除時,該第二穿隧阻障結構相較於該第一穿隧阻障結構而言,具有較佳的穿隧電流導體效率。


專利範圍

1.一種記憶胞,包括:一半導體基板,具有一表面,一源極區域與一汲極區域在該基板內且由一通道區域所分隔;一多層堆疊於該通道之上,包含一第一穿隧阻障結構置於該通道區域上方,一浮動閘極置於該第一穿隧阻障結構之上,一第二穿隧阻障結構於該浮動閘極之上,一電荷捕捉介電層於該第二穿隧阻障結構及該通道區域之上,以及一頂介電結構置於該電荷捕捉介電層之上;以及一頂導電層置於該頂介電結構之上;其中,當施加偏壓以對該記憶胞進行程式化及抹除時,該第二穿隧阻障結構的電荷穿隧效率大於該第一穿隧阻障結構的電荷穿隧效率,且該第二穿隧阻障結構具有複數個不同能隙的區段;該第一穿隧阻障結構包含一介於4至7奈米厚之氧化矽。 2.如申請專利範圍第1項所述之記憶胞,其中該第二穿隧阻障結構包含一多種材料之組合,且該穿隧阻障結構之排列係可建立接近該通道表面之一相對低價帶能階,距離該通道表面一第一距離處的價帶能階係增加,並距離該通道表面超過2奈米之一第二距離處的價帶能階係減少。 3.如申請專利範圍第1項所述之記憶胞,其中該第二穿隧阻障結構包含一第一氧化矽層鄰近該浮動閘極且具有一小於等於18埃之厚度,一位於該第一氧化矽層上之氮化矽層具有一小於等於30埃之厚度,以及一位於該氮化矽層上之第二氧化矽層具有一小於等於35埃之厚度。 4.如申請專利範圍第1項所述之記憶胞,其中該第二穿隧阻障結構包含一阻障工程穿隧阻障結構。 5.如申請專利範圍第1項所述之記憶胞,其中該浮動閘極包含一半導體層,具有小於10埃之厚度。 6.如申請專利範圍第1項所述之記憶胞,其中該頂介電結構包含與該電荷捕捉介電層接觸之具有一介電常數κ1的一第一層,以及與該頂導電層接觸之具有一介電常數κ2的一第二層,且該κ2大於該κ1,該第二層之厚度係小於該第一層之厚度乘以κ2/κ1。 7.如申請專利範圍第6項所述之記憶胞,其中該第一層係包含氧化矽或氮氧化矽,該第二層係包含氧化鋁,且該電荷捕捉介電層係包含氮化矽或氮氧化矽至少一者。 8.如申請專利範圍第6項所述之記憶胞,其中該第二層的該介電常數κ2係大於7。 9.如申請專利範圍第1項所述之記憶胞,其中該電荷捕捉介電層包含氮化矽。 10.如申請專利範圍第1項所述之記憶胞,更包括:一控制電路,耦接至該記憶胞,該控制電路包含一程式化模式,係用以施加一偏壓條件至該記憶胞以誘發穿隧由該通道至該浮動閘極,和在該浮動閘極與該電荷捕捉介電


類似專利

公告號 專利名稱 申請人
201001622 具有多晶矽層間電荷捕捉結構之浮動閘極記憶體裝置 旺宏電子股份有限公司 MACRONIX INTERNATIONAL CO., LTD. 新竹市新竹科學工業園區力行路16號 TW
557548 形成具有帶狀區與周邊邏輯元件區之浮動閘極記憶體單元的半導體陣列之方法 希里康儲存技術公司 美國
315469 具有終止程式載入週期協定的浮動閘極記憶體裝置 旺宏電子股份有限公司 新竹科學工業園區研新三路三號
396636 多位元儲存單元之頁模式浮動閘極記憶體裝置 旺宏電子股份有限公司 新竹科學工業園區研新三路三號
514994 用以形成具有控制閘極間隔片之浮動閘極記憶體晶胞之半導體記憶體陣列之自行對齊方法和藉由此方法製造之記憶體陣列 希里康儲存技術公司 美國
200834910 在相鄰單元之間具有共享的相位變化材料圖案之相位變化記憶體裝置以及包括相位變化記憶體之電子產品 三星電子股份有限公司 SAMSUNG ELECTRONICS CO., LTD. 韓國
I225687 形成具有非線性延伸浮動閘極之浮動閘極記憶體晶胞之半導體記憶陣列的自動校準方法及由此方法製成之記憶陣列 希里康儲存技術公司 SILICON STORAGE TECHNOLOGY, INC. 美國
502447 用以形成具有控制閘極突起部份之浮動閘極記憶體晶胞之半導體記憶體陣列之自行對齊方法和藉由此方法製造之記憶體陣列 希里康儲存技術公司 美國
382710 一種具有軟式寫入演算法則之浮動閘極記憶體積體電路 旺宏電子股份有限公司 新竹科學工業園區研新三路三號
200401408 形成具有非線性延伸浮動閘極之浮動閘極記憶體晶胞之半導體記憶陣列的自動校準方法及由此方法製成之記憶陣列 希里康儲存技術公司 SILICON STORAGE TECHNOLOGY, INC., 美國
I306312 具有增加耦合比率之浮動閘極記憶體 恩智浦股份有限公司 NXP B. V. 荷蘭
560012 形成具有水平定位邊緣之浮動閘極記憶體單元的半導體記憶體陣列的自對準方法以及由其製造之記憶體陣列 希里康儲存技術公司 美國
494573 具有一金屬-氧化物-氮化物-氧化物-半導體閘結構之非揮發性記憶體裝置及其製造方法 三星電子股份有限公司 韓國
200405578 具有增加耦合比率之浮動閘極記憶體 皇家飛利浦電子股份有限公司 KONINKLIJKE PHILIPS ELECTRONICS N.V. 荷蘭
I326905 具有形成於腔穴中之浮動閘極之非依電性浮動閘極記憶體晶胞及其陣列、與製造方法 希里康儲存技術公司 SILICON STORAGE TECHNOLOGY, INC. 美國 US
522478 形成具有低電阻源極區域及高源極偶合之浮動閘極記憶晶胞的半導體記憶陣列之自我對齊方法及由之製造的記憶陣列 希里康儲存技術公司 美國
201419453 以單一多晶矽層來形成浮動閘極記憶體胞元之半導體記憶體陣列的自我對齊方法 超捷公司 SILICON STORAGE TECHNOLOGY, INC. 美國 US
200511513 具有形成於腔穴中之浮動閘極之非依電性浮動閘極記憶體晶胞及其陣列、與製造方法 希里康儲存技術公司 SILICON STORAGE TECHNOLOGY, INC. 美國
200503252 具有獨立可控制的控制閘極之雙向讀取/規劃非依電性浮動閘極記憶體晶胞及其陣列與製造方法 希里康儲存技術公司 SILICON STORAGE TECHNOLOGY, INC. 美國

專利資訊及圖示來源: 中華民國專利資訊檢索系統